Codice: Seleziona tutto
iverilog prova.v -o prova
Codice: Seleziona tutto
vvp prova
Probabilmente non ho capito come si usa, però in rete ho letto che secondo alcuni, i problemi esposti sopra sono dovuti al fatto che non ho usato una direttiva "$dumpvar" e per altri sono dovuti al compilatore che accetta codice scadente. Sul libro di testo non viene riportata nessuna direttiva con $, perciò è facile che abbia scritto una schifezza e che Icarus sia un po' il gcc per Verilog. Quel che stavo tentando di simulare è questo:
Codice: Seleziona tutto
module half_adder(A,B,CR,SUM);
input A, B;
output CR, SUM;
xor
s(SUM, A, B);
and
c(CR, A, B);
endmodule
EDIT: banalmente ho capito, leggendo i primi due capitoli di un manuale, che sono io che non conosco Verilog.