problema cycle con SIS in una FSM

[Skejonte]

sto facendo un progetto per l'università in cui mi si richiede di progettare un circuito (datapath+controllore(FSM)).

per simulare il funzionamento usiamo SIS.

dopo aver testato singolarmente il controllore e il datapath che sono risulatati perfettamente funzionanti, ho provato a testare il funzionamento globale del circuito (datapath+controllore)

Il problema è che quando vado a caricare il file con SIS mi segnala un errore riguardante la presenza di un "ciclo" e i nodi compresi nel medesimo.

Qualcuno sa dirmi come eliminarlo o a cosa devo stare attento per fare in modo che non dia errore ?